Anno nuovo, SDR nuove

Due grosse novità stanno per arrivare sulla scena della sperimentazione avanzata del Software Defined Radio applicato alle esigenze dell'ascoltatore e del radioamatore che opera nella porzione 0-30 MHz/-50 MHz. Phil Covington ha appena annunciato un nuovo ricevitore a conversione diretta che non si basa sul diffuso concetto del mixer complesso QSD, ma effettua direttamente una conversione ADC a bordo ed è gestitao da una logica su FPGA. L'interfacciamento con il pc avviene tramite porta USB 2.0 e la logica prevede la possibilità di avere due canali di ricezione indipendenti in simultanea.
Ecco come Phil descrive molto sommariamente il suo prototipo di scheda QuickSilver QS1R, che dovrebbe essere disponibile (non si sa se in forma commerciale, di kit o di solo circuito/PCB) tra la fine di gennaio e l'inizio di febbraio:

16 bit 130 MSPS ADC
HPF, LPF, RF AMP Switchable Front End
0-31.5 dB Attenuator in 0.5 dB steps
Cyclone II FPGA
Two AD6620 DDC co-processors
USB 2.0 480 Mbps High Speed Interface to PC
0.1 to 33 MHz coverage (0.1 to 65 MHz extended)
RX bandwidths from 33 MHz to 1kHz
Two independent RX channels anywhere in 0.1 to 33 MHz
6.00" X 4.00" board size
Single +12V 1A supply
Open Source Software and Hardware

Mentre Covington prosegue con questo progetto QuickSilver e con la partecipazione al progetto HPSDR, il gruppo di sperimentatori che fa attualmente riferimento alla lista SDR_Italia è impegnata a questi giorni a discutere e a collaborare su un altro ricevitore SDR progettato da Marco Bruno, IK1ODO. Marco è partito dalle sue sperimentazioni dell'hardware SoftRock, per arrivare a un sistema che a suo dire si ispira anch'esso all'approccio HPSDR, evitando però molte delle complicazioni previste per questo ambizioso progetto. Molto materiale è già circolato attraverso i messaggi di SDR_Italia, ma visto che tutto è ancora in fase di sperimentazione e misura, qui mi limiterò a inserire la descrizione circuitale fatta da Marco e la lista degli obiettivi che il progettista vuole ancora affrontare, con il contributo dei colleghi.

[...]

Descrizione del circuito.

Ho utilizzato uno schema di mixer singolo-bilanciato, con LO a 4 fasi, come suggerito da Dan Tayloe N7VE. Lo schema di campionamento a quattro switch, ognuno con un tempo di chiusura di 1⁄4 di periodo, è quello che secondo le simulazioni di Phil N8VB offre la minore perdita di conversione.
Ho usato un FST3125 perchè non avendo decodifica all'interno dovrebbe avere la massima simmetria di tempi di propagazione interni. Il divisore è il classico Johnson sincrono, seguito da un quadruplo NAND che genera i quattro impulsi. L'LO per ora è generato da un sintetizzatore esterno (R&S SMHU58), e squadrato da un SN65LVDS34 (idea di Gian I7SWX, e va benissimo. Pilota bene il divisore, nonostante la differenza di Vcc).
Il clock è a 4 volte la frequenza di ricezione, e questo richiede logiche veloci. Inizialmente ho usato la 74F (bipolare schottky), poi ho provato la 74AC che è leggermente meno rumorosa (vedi oltre). Il segnale di LO compare in antenna, ma il valore non è molto elevato, restando nell'ordine di -60dBm o meno. Invece le armoniche sono più forti, arrivando a -36dBm (worst case). La bassa radiazione di LO indica che la simmetria del mixer è molto buona.
Il segnale RF viene raddoppiato di tensione da un trasformatore avvolto in trifilare. La banda passante del trasformatore va da 1 a 50 MHz. L'impedenza dopo il trasformatore è di 200 Ohm. Ogni ramo dello switch chiude per 1⁄4 del periodo, e quindi l'impedenza vista dall'amplificatore è di 800 Ohm. Questo adattamento di impedenza è utile per due motivi: minimizza le asimmetrie dovute a differenze di Ron degli switches, e migliora l'accoppiamento di energia all'opamp.
Dopo il mixer c'è un semplice diplexer, che ha due funzioni: offre una impedenza costante al mixer (e quindi alla porta RF), ed evita che segnali fuori banda raggiungano l'operazionale. Ho avuto molte discussioni su questo punto, e quindi voglio spiegarlo bene.
Da misure fatte sul SoftRock, l'impedenza dell'ingresso varia molto in funzione di F. Se si guarda il mixer di Tayloe, alla frequenza di lavoro si vede un filtro a capacità commutate, le cui uscite sono i condensatori di campionamento. Non c'è un'impedenza ben definita, su cui far lavorare l'uscita del filtro di preselezione. Il secondo problema è che all'uscita dello switch ci sono transitori di commutazione alla frequenza di LO, e la banda di tali transitori arriva almeno alle UHF. L'amplificatore operazionale presenta un cortocircuito virtuale all'ingresso solo per frequenze all'interno della propria banda di loop, che nel nostro caso è nell'ordine delle centinaia di kHz; per segnali più veloci può andare in distorsione, in quanto l'uscita non segue più l'ingresso.
E' necessario evitare che i segnali fuori banda utile raggiungano gli ingressi, e quindi ci vuole il diplexer. La frequenza di taglio del diplexer è intorno a 250kHz, e decisamente non è critica; diciamo che deve essere fuori dalla banda passante audio (96kHz) ed all'interno del prodotto GB dell'opamp. L'impedenza del diplexer è attorno a 200 Ohm, con il ragionamento che la sorgente RF (200 Ohm di Z) in ogni momento vede uno switch chiuso, e a valle dello switch deve vedere la propria Z caratteristica. Invece l'opamp ha una sorgente da 800 Ohm, in quanto ogni ingresso “vede” l'RF solo per un quarto di periodo, in serie ai 180 Ohm del diplexer.

[...]

Il ricevitore ora funziona molto bene, ma secondo me restano diversi punti da progettare e sperimentare.

1) Filtro di ingresso. Deve bloccare bene la terza armonica della F0, e l'irradiazione delle armoniche di LO, con un'attenuazione di almeno 30dB a partire da 2xF0. Io penso al solito banco di filtri commutati. Non so se fare le commutazioni a relè (che costano, ingombrano e prima o poi si rompono) oppure a stato solido (con altri switch tipo FSTxxx, che anche loro prima o poi beccano una scarica atmosferica e si rompono...).
2) Stadio mixer. Bisogna provare se FST3125 diversi hanno lo stesso andamento di noise vs. frequenza al variare della Vref, provare se i Pericom vanno meglio dei Fairchild e se reagiscono allo stesso modo, e provare gli FSAV332 (e/o equivalenti Pericom?). Per tutto questo occorre uno stampato che possa accettare tutti e due gli IC, in quanto fare le prove in tecnica dead-bug prende troppo tempo.
3) Stadio divisore. Per arrivare a 50 MHz bisogna cambiare famiglia logica. Ce ne sono alcune interessanti, senza andare sull'ECL. La logica selezionata deve poter pilotare l'FST3125, quindi al massimo dev'essere a 3,3V... sperando che l'FST non abbia i gates degli switches collegati direttamente agli ingressi di pilotaggio (ma non credo).
4) Stadio divisore. I quattro resistori sui pilotaggi vanno ottimizzati come valore, evidentemente lo slew rate influenza il noise in uscita. Ho cercato di visualizzare la forma d'onda sugli ingressi dell'FST, ma anche il probe attivo Lecroy ha 1,5pF in parallelo e altera la forma d'onda, per cui è difficile stabilire l'efficacia; bisogna farlo sperimentalmente.
5) Stadio opamp. Facendo misure di dinamica mi sono trovato in banda le armoniche del segnale audio di uscita del mixer. Sono giù di 100dB sotto la portante, ma comunque 30 dB sopra il noise... devo capire se sono generate da non-linearità del mixer, oppure nell'operazionale; ed in questo caso provare a variare la tensione di alimentazione.
6) Stadio opamp. Non è detto che l'OPA1632 sia la soluzione migliore possibile... ma le misure audio a oltre -120dBc sono dannatamente difficili. Il gruppo di HPSDR sta proponendo l'uso di uno stadio con LT1127 prima dell'OPA1632 (vedere il wiki della Phoenix).
7) Oscillatore locale. Tutto da inventare, con una dinamica così spinta ho paura che il DDS diventi il limite del sistema. A me piacerebbe un PLL a passi di 20 kHz, in fondo non è affatto necessario un passo fine di sintonia con l'SDR – tutto il lavoro fine lo fa il software, per cui il DDS non è indispensabile.