Visualizzazione post con etichetta FPGA. Mostra tutti i post
Visualizzazione post con etichetta FPGA. Mostra tutti i post

27 marzo 2013

ASIC configurabili, una alternativa per dispositivi mixed-signal

Sulla rivista online Embedded, Jack Ganssle parla di un innovativo approccio allo sviluppo di componentistica elettronica altamente integrata capace di implementare complesse funzioni di trattamento "misto", analogico/digitale. Molto spesso questi scenari vengono applicati al mondo della radiofrequenza o del video. In questi casi, scrive Embedded, si parte da una scheda dove le funzioni analogiche e digitali vengono ripartite. A volte il trattamento digitale, nei casi in cui un microprocessore classico non sarebbe all'altezza, viene implementato in logica cablata, con una FPGA. Quando si prevede di vendere un sacco di scatole, la FPGA può essere trasformata in un ASIC, un chip custom-made in cui le malleabili "celle" della logica cablata vengono congelate in una architettura digitale su misura. Ma gli ASIC sono molto costosi e poi resterebbe il problema della parte analogica. 
Una possibile soluzione si prospetta grazie a una novità sviluppata dalla Triad Semiconductor, una azienda fondata una decina d'anni fa nel North Carolina, con il preciso obiettivo di accelerare lo sviluppo (e contenere i costi) di ASIC per applicazioni "mixed signal". La linea di prodotto Triad si chiama VCA, ovvero Via-Configurable Array, una tecnologia che integra come tanti mattoncini lego, tante funzioni analogiche e digitali in "blocchi" che possono essere disposti su quella che viene definita una matrice ASIC preconfigurata. In una specie di catalogo di diverse tipologie di matrici, il progettista può scegliere quella più confacente ai suoi scopi (c'è anche una VCA-RF che permette di implementare un ricevitore RF-to-digital anche per applicazioni come la radio digitale DAB) e all'interno della matrice può selezionare i blocchi funzionali necessari (filtri, op-amp, o per la parte digitale gate locigi, processori, RAM, I/O e così via). Una volta configurata sulla matrice viene applicato una "trama" di instradamento del segnale che fisicamente viene realizzata con microscopiche forature, le "vie", che stabiliscono i contatti fisici. Rispetto a un approccio ASIC tradizionale, Triad VCA costerebbe meno e implicherebbe tempi di ingegnerizzazione molto più brevi. A fronte del milione di dollari di investimenti per 18 mesi della progettazione ASIC, Triad promette risparmi fino all'85%, riducendo i tempi dell'ingegnerizzazione a 3-5 mesi, anche per quantitativi ridotti a mille pezzi: per lavorare sui VAC "basta" una applicazione Windows, ViaDesigner, che mette a disposizione un ambiente di sviluppo EDA completo. Ecco comunque un filmato che riassume tutte queste caratteristiche:

20 gennaio 2013

BeRadio+BeMicro, Altera e Arrow "divulgano" l'SDR, che diventa commerciale


Verso la fine di febbraio dovrebbero cominciare a entrare in circolazione dei nuovi front-end per SDR radio che adottano il fattore di forma del momento, quella della "chiavetta" USB. La novità del settore arriva dagli Stati Uniti porta il marchio SDRstick, che contraddistingue i prodotti della Zephyr Engineering Inc. I minuscoli ricevitori e ricetrasmettitori SDR sfruttano una piattaforma hardware che Altera, Linear Technologies e Arrow Electronics stanno utilizzando per diffondere, per così dire, il verbo della progettazione SDR a tutti i livelli della costruzione hardware. Una strategia basata sul prodotto Altera BeMicro SDK, nato a sua volta per dimostrare la relativa facilità con cui oggi è possibile realizzare elettronica altamente personalizzata con le FPGA. Per BeMicro è stata messa a punto una daughter-board, BeRadio ed è su BeRadio che SDRstick sta sviluppando i suoi prodotti commerciali, che alla fine dovrebbero essere distribuiti nel mondo dalla stessa Arrow. I primi SDRstick disponibili dovrebbero essere un ricevitore "digital downconversion" (la conversione diretta è implementata sulla FPGA di BeMicro) per MF fino a 4 MHz e due per HF fino a 33 o 55 MHz. 

L'universo dei microfront-end per porta USB continua a dare segni di incredibile vitalità. Il giorno di Natale Alain De Carolis ha rilasciato un nuovo bundle per Macintosh con tutto il necessario per implementare un ambiente SDR GNUradio e la versione Wine del software HDSDR, in modo da poter utilizzare uno dei tanti ricevitori DVB-T USB basati su una varietà di "tuner" UHF digitali e sul processore RTL2831. Il bundle è disponibile, da DropBox, all'indirizzo in calce a questo post del blog di Alain. La nuova versione punta a risolvere alcuni problemi di compatibilità che il primo lavoro di Alain poteva dare su versioni di OS X anteriori la 10.7 e su processori Intel di generazione precedente.

18 aprile 2012

CPU+FPGA: combinazione vincente per l'SDR?

Credo che la lettura di questo breve articolo di Jack Ganssle su EE Times - "The rise of the FPGA?" - possa risultare stimolante per le schiere di sperimentatori dell'SDR (molti dei quali italiani) che utilizzano la logica programmabile delle FPGA per implementare gli algoritmi di "down conversion" nei ricevitori SDR a campionamento diretto. Come il Perseus o il più recente FDM-S1 di Elad. L'editoriale di Ganssle parte dall'annuncio di una nuova tipologia di prodotto della società Xilink, il big della produzione di FPGA (tra lei e Altera controllano oltre l'80% del mercato della logica programmabile), una linea chiamata Zynq. La particolarità di Zynq è il fatto di integrare sullo stesso chip un microcontrollore ARM Cortex-A9, di per sé molto potente, circondato da una grande quantità (fino a 350K celle secondo il datasheet) di logica, appunto, programmabile. Il chip è direttamente cablato sul componente (hard-IP), si tratta in pratica di un ibrido CPU-FPGA.
Inizialmente, confessa l'autore del pezzo, il componente non appariva come una novità sconvolgente. Da tempo, scrive Ganssle, in logica programmabile vengono implementati veri e propri processori general purpose, sia sotto forma di logica cablata "hardwired" (hard-IP, dove IP sta per intellectual property) sia come logica soft (soft-IP) da caricare sulla FPGA al momento in fase di boot, di avviamento. Ora che Xilink ha annunciato l'implementazione Linux per la famiglia di FPGA ibride Zynq-7000 Extensible Processing Platform, la prima reazione di Ganssle è stata di forte scetticismo: perché sprecare tante celle di logica programmabile per implementare un sistema operativo?



Ganssle ammette di non aver preso in considerazione un fattore: su Zynq il "core" del processore ARM è cablato e tutto il resto della logica programmabile resta disponibile per la realizzazione di operazioni più complesse, come l'I/O o certi tipi di trattamento del segnale. Che è poi la missione di una FPGA, considerando che questi dispositivi non sono altro che delle grosse matrici di porte logiche elementari la cui "programmazione" consiste nel settare le linee di comunicazione tra una cella e l'altra in modo che un insieme di celle possa svolgere una funzione logica molto più complessa. Le FPGA lavorano così, implementando in modo molto più veloce algoritmi che programmati su un microprocessore universale (dove la programmazione implica istruzioni software) risulterebbero vincolati al set di istruzioni del processore stesso e al suo passo di esecuzione.
La combinazione CPU-logica programmabile è dunque qualcosa di molto interessante perché offre a chi costruisce dispositivi digitali la convenienza di un microcontrollore generico (che in questo caso per esempio esegue il kernel di un sistema operativo) e la flessibilità e velocita di una logica completamente plasmabile. Tanto da far compiere a Ganssle un ragionamento ulteriore. Nella vulgata dell'industria digitale contemporanea ci sono dispositivi che, come i personal computer o gli smartphone, possono funzionare alla perfezione con un microprocessore. Altri, come certi componenti che troviamo all'interno dei nostri decoder televisivi, che richiedono una logica più personalizzata che viene tuttavia cablata all'interno di chip customizzati come gli ASIC, che oltretutto consumano molto meno. Operazioni veramente di nicchia - vedi il caso dei nostri ricevitori SDR - vengono implementate su FPGA per ragioni di costo. Quando la genericità di un microprocessore costringe i progettisti hardware a ricorrere a logiche personalizzate, solo volumi di produzione molto elevati giustificano l'uso di un ASIC. Mentre per produzioni molto limitate può risultare molto più conveniente, nel complesso, servirsi della logica programmabile FPGA, che singolarmente è un prodotto molto costoso e abbastanza famelico in termini di potenza dissipata.
Questo però è quanto avveniva fino a ieri. Oggi, spiega Ganssle, il mercato degli ASIC sta rapidamente cambiando perché le geometrie del silicio si stanno restringendo sempre di più. Per risultare economici degli ASIC sulla scala dei 28 nm, per esempio, richiedono volumi di produzione enormi, sull'ordine delle centinaia di milioni di pezzi. Con Zynq a chi dovesse realizzare dispositivi in quantità meno importanti, potrebbe risultare più conveniente rinunciare agli ASIC, optando piuttosto per una combinazione FPGA+microcontrollore. Ganssle cita addirittura l'industria automobilistica, oggi alle prese con una problematica nuova come l'implementazione della logica di controllo dei sistemi radar anti-collisione (una funzione che in Europa dovrebbe diventare obbligatoria nei prossimi anni). Questa è una tipica applicazione da logica programmabile o cablata, anche perché i radar che dovevano originariamente entrare in produzione utilizzavano la frequenza di 24 GHz e recentemente la Commissione Europea ha accettato una proroga che sposta al 20118 l'adozione di questi sistemi per consentire all'industria di spingerne la frequenza fino a 79 GHz, una porzione di spettro più praticabile se si punta a un impiego su vasta scala dei sistemi anti-collisione. L'industria automobilistica avrà bisogno di chip molto performanti e a basso consumo ma, conclude Ganssle, non è per forza detto che agli attuali costi degli ASIC, questi ultimi risultino meno costosi della nuova generazione di FPGA ibrida che Xilink ha introdotto sul mercato con Zynq.
Tornando alla questione che ci interessa di più, l'SDR, immaginate le potenzialità di una FPGA che oltre a consentire l'implementazione di un down converter molto efficiente, permettesse anche di gestire funzioni DSP come il filtraggio e la demodulazione e in più la gestione delle interfacce utente. Sarebbe un vero break-through sul fronte delle radio SDR indipendenti da computer e processori esterni.

14 marzo 2012

Il mistero di ZS-1, transceiver SDR a conversione diretta "made in Sankt Petersburg"


Una ottantina di pagine di un forum online radioamatoriale russo per discutere di un ancora misteriosa piattaforma SDR apparentemente "made in Sankt Petersburg". Si sa davvero molto poco di "ZS-1" ma quel poco è molto interessante. Un transceiver 1.5-30 MHz a campionamento diretto basato su una FPGA e con un banco di sei filtri analogici di preselezione: le specifiche sono contenute in un laconico PDF in russo e in inglese. Difficile anche capire il range di prezzo, anche se sul forum CQHam.ru si parla a un certo punto di 30 mila rubli, equivalenti a meno di 800 euro. Quest'altra pagina contiene una piccola rassegna di materiali, tra cui alcuni filmati postati recentemente su YouTube da "alekseenkoyan":



Nel filmato si vede in azione il software di controllo e demodulazione "ZeusSDR", ma lo ZS-1 funzionerebbe anche con SDRMax, SDR-Radio di Simon Brown e altri programmi. Le poche testimonianze dirette su questo nuovo dispositivo vengono dal suo primo utente, il radioamatore Vitaly Nekrasov RA1AFS. Non ci sono contatti per il presunto progettista, Aleksandr, alias Tracer, se non un identificativo Skype, "tracre".

03 novembre 2011

Matchstiq, ricentrans wide band SDR per monitoraggio e testing

E' ormai irreversibile l'adozione del modello software defined radio nella creazione di nuovi sistemi di ricetrasmissione, misurazione, analisi della radiofrequenza. La società americana Epiq Solutions ha appena annunciata una soluzione di ridottissime dimensioni che si chiama Matchstiq ("fiammifero"). Si tratta di un ricetrasmettitore wide band che copre da 300 MHz a 3,8 GHz ed è stato progettato per diverse applicazioni di sorveglianza, testing e misura, per esempio nel campo della telefonia radiomobile 3G/LTE (scaricatevi il pdf con le specifiche). Al cuore di questo incredibile sistema una FPGA Xilink Spartan e un processore TI Cortex integrati in un modulo messo a punto da un'altra azienda, iVeia.
I fondatori di Epiq provengono dal mondo universitario, una dimostrazione delle interessanti opportunità che possono derivare oggi da una accurato interfacciamento tra competenze accumulate in ambiti accademici avanzati e il mercato delle alte tecnologie. Per una nazione come l'Italia un esempio molto stimolante da seguire.Unico difetto, dal punto di vista hobbystico, è il prezzo intorno ai 4.500 dollari, ma è facile prevedere una rapida curva di abbassamento dei costi per questo tipo di componentistica e di logica cablata.

Epiq Solutions Announces First Handheld Software Defined Radio

Schaumburg, IL, November 1, 2011 – Epiq Solutions, an engineering firm specializing in the development of flexible wireless communications systems, has announced Matchstiq, the world's smallest commercially available software defined radio (SDR) capable of tuning between 300 MHz and 3.8 GHz. Measuring only 2.2” x 4.6” x 0.9”, Matchstiq combines a broadband RF transceiver with a flexible baseband processing engine running the Linux operating system.
“The introduction of Matchstiq marks the start of the next chapter in mobile computing, where the flexibility of the software now extends all the way to the antenna,” noted John Orlando, CEO of Epiq Solutions. “We believe this paradigm shift in capability will open up entirely new markets where fixed function radios have ruled the airwaves for far too long.” Matchstiq includes an Atlas-I-LPe computer module developed by iVeia Inc, which combines a Xilinx Spartan-6 LX45 FPGA with a Texas Instruments 1 GHz ARM Cortex-A8 processor running the 2.6.35 Linux kernel. This enables a wide range of advanced signal processing tasks to execute on the platform while consuming as little as 3 watts for typical receive-only use.
“The marriage of Epiq and iVeia technology has yielded an impressive product,” stated Michael Fawcett, CTO of iVeia Inc. “Both our companies strive for innovation and cutting edge capabilities in small form factors. Matchstiq fills a void in the SDR landscape, performing at the same level of competing systems but at less than half the size, cost, and power.”
When combined with the library of signal processing applications available from Epiq Solutions or other software suites such as GNU Radio, Matchstiq enables an array of capabilities including use as a point-to-point data modem, LTE survey tool, or portable spectrum analyzer. A development kit is also available for users who wish to create their own custom applications. Matchstiq will start shipping in December 2011 with single unit pricing of $4,500 USD. Pre-orders are currently being accepted. For more information, please visit http://www.epiqsolutions.com/matchstiq/.

About Epiq Solutions Epiq Solutions designs and builds state-of-the-art wireless systems for both commercial and government applications. These applications include the detection, classification, and location of radio emitters, as well as real-time processing and decoding of Layers 1, 2, and 3 for numerous wireless radio standards (including 2G/3G/4G cellular).

For more information regarding Epiq Solutions' products and services, please visit http://www.epiqsolutions.com.

26 settembre 2011

EtherWaves e Tensilica: il processore per la radio digitale è riconfigurabile

Dopo oltre due anni dal mio ultimo post sull'argomento torna a farsi viva con un comunicato stampa della israeliana EtherWaves, una azienda che ha sviluppato una interessante (almeno sulla carta) architettura per le demodulazione software defined di tutti gli standard de facto per la radio digitale: DAB, DAB+, DMB, DMB SLS, DAB Data, DRM, MP4. Con il suo ClearSignal, EtherWaves si rivolge all'industria dell'automotive e dei System on Chip (SoC) con un ambiente che è stato adattato alla architettura per processori riconfigurabili - Dataplane Processing Unit - Xtensa, a sua volta realizzata da Tensilica. L'argomento è quanto mai complesso ma affascinante. Una introduzione non certo divulgativa ma relativamente semplice è in questo articolo sui microprocessori configurabili che ho trovato su uno dei siti Tensilica. A grandi linee l'approccio consiste nel superare le tradizionali architetture di calcolo DSP con set di istruzioni fisso, ma anche il processing effettuato a livello RTL (register transfer level), per esempio nelle FPGA codificate manualmente per applicazioni ad hoc. Xtensa in pratica mette a disposizione dei blocchi pre-configurati che il programmatore RTL assembla per ottenere qualcosa di funzionalmente molto simile a un processore DSP general purpose, mantenendo però le performance della logica cablata.
Un ambiente di sviluppo come ClearSignal chiude il cerchio fornendo un linguaggio che consente di adattare quei blocchi a diverse applicazioni in ambito DSP. Secondo il recente comunicato stampa EtherWaves numerosi clienti dell'automotive e sviluppatori di SoC hanno utilizzato ClearSignal e i prodotti Tensilica per le loro soluzioni di car entertainment, radio digitale e lettori multimediali. Uno dei vantaggi dei livelli di ottimizzazione raggiunti è che i componenti realizzati sono estremamente efficienti rispetto ai processori specializzati tradizionali e assorbono meno corrente, adattandosi così alle necessità di una industria di terminali sempre più leggeri e portatili. Bisognerà vedere quanto tutto questo riesca ad accelerare la capacità di produrre ingenti volumi di ricevitori per la radio digitale, a bordo dell'auto e tutti gli altri scenari d'uso. Vorrei soffermarmi sulle possibilità descritte nel comunicato EtherWaves, per esempio quella di demodulare l'audio di un canale DAB e contemporaneamente decodificare le informazioni T-PEG trasmesse da un secondo canale.
EtherWaves Expands Digital Radio Choice – Adds Support for Tensilica Dataplane Processor Cores

Mobile device designers now have additional choices for adding ClearSignal advanced Software Defined Radio (SDR) capability

TEL AVIV, ISRAEL and SANTA CLARA, CALIF. USA -- September 12, 2011-- EtherWaves, an acknowledged industry leader for Digital Radio Intellectual Property (IP) for cars and SoC (system-on-chip), and Tensilica, the leader in customizable dataplane processor IP cores, today announced the further expansion of the ClearSignal software-based DAB/DMB solution, by porting to Tensilica's Xtensa dataplane processor architecture. This addition meets EtherWaves' strategy of supporting leading chip architectures and continuously expanding the ClearSignal availability.
The new ClearSignal RF agnostic design broadens SoC designers' choice to immediately add Digital Radio capability to mobile devices, while keeping the required low power consumption. This ClearSignal implementation takes advantage of Tensilica's ConnX Vectra LX DSP Engine and other architecture optimizations for achieving a typical DAB channel reception at clock rates as low as 50 MIPS.
The new version implements all the broadcasting standards supported by ClearSignal: DAB, DAB+, T-DMB, DRM and in future DRM+, while exhibiting its renowned high performance.
"Tensilica cores and ClearSignal SDR-based Digital Radio match well in their quest and achievement of high performance radio reception," said Ben Gagin, EtherWaves CEO. "The successful porting to Tensilica's core follows our winning strategy to support the leading chip architectures, thereby offering additional flexibility to our customers," he added.
"Digital Radio is clearly the future of the radio market and we are delighted to have the opportunity to contribute with the rapid development of this new EtherWaves multi-standard solution," stated Larry Przywara, Tensilica's senior director of multimedia marketing. "This successful achievement proves that our architecture has the programmability and speed/power/efficiency necessary to help designers meet the high performance and cost-effectiveness requirements of modern Digital Radio receivers."
Tensilica's Xtensa dataplane processors can be customized for applications such as digital audio, baseband DSP, and many other functions that most general-purpose processor cores can't efficiently perform. By customizing the processor using Tensilica's automated process, designers can get the best combination of low power, high performance and efficiency for their designs.
The new ClearSignal version is available for licensing from EtherWaves, who also provides Digital Radio integration services for fast and cost effective implementation.

About ClearSignal
ClearSignal is a comprehensive software implementation for receiving and decoding Dual DAB / DAB+ / DMB / DMB SLS / DAB DATA / DRM / MP4 broadcasting, offering:

High scalability, such as:
simultaneous decoding of audio and data services
dual-tuner, capable of decoding simultaneously two similar or different systems, for example DAB+ and DRM (or DMB), or decoding audio from one DAB audio service while decoding TPEG(2) on a DAB data service
decoding DRM with background DAB
Seamless audio switch-over
when travelling between regions with different Digital Radio standards
when switching between different standards - FM Synchronization
Complete package, fully documented and accompanied by training, support, ATP and test materials.
Previous versions of ClearSignal have been used by Tier 1 automotive infotainment makers, deployed in high-end German and Italian automotive cars and used by innovative SoC manufacturers.
With the rapid introduction of powerful DSP in smartphones and automotive head-units, ClearSignal is committed to move forward on the roadmap for reducing customers' system costs and financial risks involved in maintaining stocks of dedicated ASICs.

About EtherWaves
EtherWaves develops and licenses Intellectual Property (IP) for Digital Radio receivers, focusing on the Automotive OEM and SoC market. Designed as pure software, EtherWaves IP enables the use of the powerful Software Defined Radio approach in the automotive and SOC markets for long term availability. In SOC designs, it enables a flexible mix of cores and silicon blocks, for fast development cycle, as well as low power consumption and cost-effective for the end-product. The company's ClearSignal technology enables high-quality, multi-standard Digital Broadcast reception. EtherWaves is a privately held company with headquarters in Israel. For more information, please visit us at http://www.etherwaves.com

About Tensilica
Tensilica, Inc. is the leader in customizable dataplane processor IP cores. Dataplane Processor Units (DPUs) combine the best capabilities of CPUs and DSPs while delivering 10 to100x the performance and can be customized using Tensilica's automated design tools to meet specific signal processing performance targets. Tensilica's DPUs power SOC designs at system OEMs and six out of the top 10 semiconductor companies for products including mobile phones, consumer electronics devices (including digital TV, Blu-ray Disc players, broadband set top boxes, digital still cameras and portable media players), computers, and storage, networking and communications equipment. For more information on Tensilica's patented, benchmark-proven DPUs visit www.tensilica.com.

18 agosto 2011

Micro-FPGA Silego: chip programmabili in pochi minuti

TechOnline India ha pubblicato uno stimolante articolo di Clive Maxfield dedicato a un rivoluzionario prodotto della californiana Silego, GreenPAK. Si tratta di una "micro-FPGA" per segnali misti che dispone al suo interno di tutto quel che serve per realizzare, in logica cablata, le più svariati applicazioni di acquisizione e controllo del segnale, il tutto attraverso GreenPAK Designer, un software di progettazione visuale per ambienti Win e Macintosh che trasforma in pochi minuti uno schema a blocchi in un chip personalizzato a bassissimo costo (pochi centesimi di dollaro) perfettamente funzionante. Silego propone anche, per una somma molto modesta, un kit di valutazione comprendente qualche decina di campioni di GreenPAK.
Anche in questo caso vale la pena dare un'occhiata all'incredibile ambiente di sviluppo Silego, attraverso questo filmato disponibile su YouTube:


Siamo evidentemente ancora lontani dalla complessità applicativa delle FPGA di classe avanzata come quelle già utilizzate in progetti SDR radioamatoriali come il Perseus o il QuickSilver, ma considerando che Silego sta già per rilasciare la seconda generazione del suo GreenPAK, è facile immaginare che presto questi chip programmabili potranno essere utilizzati per applicazioni DSP molto più potenti.

Silego’s GreenPAK – Design and program a custom chip in minutes

I know that things are moving incredibly quickly these days technology-wise, but even so I would never have guessed that I would one day be sitting at my desk with the ability to design and implement a custom chip within a few minutes. Believe it or not, however, this is the case.

By Clive Maxfield
(August 18, 2011)

When I was a young lad just starting to play with electronics in the early 1970s, most of my designs were digital. These little scamps were based on the use of 74-series TTL “Jelly Bean” devices, so even a relatively simple design typically required a whole bunch of chips and a relatively large circuit board.
I used to read a lot of science fiction in those days (I still do, of course). I remember thinking that one day it might be possible to have something the size of a large photocopier or chest freezer that could create custom integrated circuits to one’s specification. I wasn’t entirely sure how this would work – just that there would be some way for you to capture a circuit diagram and then you’d press the “Big Red Button” and there would be some impressive light and sound effects and out would pop your new chip.
I know that things are moving incredibly quickly these days technology-wise, but even so I would never have guessed that I would one day be sitting at my desk with the ability to design and implement a custom chip within a few minutes. Believe it or not, however, this is the
case…

Introducing Silego’s GreenPAK 1

While I was at DAC 2011, I met up with Aron Cooperman from Silego Technology (www.silego.com). Silego make a variety of electronic products (GreenFET, GreenCLK, GreenDDR3, etc.), but the one that’s of the most interest to me is their GreenPAK 1, which comes in the form of an 8-pin 2mm x 2mm surface mount package.
Obviously this looks rather “beefy” in this image, but if you draw a 2mm x 2mm square on a piece of paper you’ll realize just how small this is, and yet this little beauty packs a lot of “wallop” as we shall see.
The way I think of the GreenPAK 1 is as a super-small mixed-signal FPGA that you can design and program in just a few minutes and that costs only a few cents (more on this below). A brief summary of the GreenPAK 1’s features is as follows:

*Operating voltage = 3.3V

* Eight Pins

* One 8-bit SAR analog-to-digital converter (ADC)

* Two analog/digital comparators

* One internal voltage reference

* Seven look-up tables (LUTs) (2 x 2-bit, 4 x 3-bit, 1 x 4-bit)

* Three flip-flops / latches

* One pulse width modulator (PWM)

* One internal oscillator

Out of the 8 pins, one is power and one is ground, which leaves 6 pins that the user can configure as inputs or outputs. Also either pin 6 or pin 7 can be configured to act as the analog input to the ADC and/or the analog/digital comparators (both pins will be used if you decide to employ a differential signal).

19 luglio 2010

RF Engines: down converter digitale a 1 GHz di banda

La società britannica RF Engines ha rilasciato nuovi moduli di down conversion digitale basati su economiche FPGA. Il concetto del DDC è lo stesso del ricevitore Perseus: campionare una porzione molto ampia dello spettro (con il nuovo componente si arriva a frequenze di campionamento dell'ADC da 2 Gsps, pari a una banda da 1 GHz) e si estrae da questa torta solo la fettina che interessa per una successiva demodulazione DSP. Applicazioni a iosa in campo SDR-militare e civile, radaristica e quant'altro. Ormai il software la fa da padrone nel campo della radiofrequenza.

Wideband DDC IP Cores
15-Jul-2010

Newport, Isle of Wight, UK - RF Engines Limited (RFEL) has extended the range of its Digital Down Converter (DDC) technology so that it can now process up to 1 GHz of bandwidth (2Gsps ADC rate) input and provide a narrower band output. This technology can operate with fixed frequencies and bandwidths or be fully flexible as required.
One of the main application areas is for Electronic Surveillance in military digital receivers, where this approach enables a desired signal band to be extracted from a wide slice of the spectrum in order that further analysis of the signal content can be carried out. For example a radar warning receiver can rapidly spot the signal 'signature' of an incoming missile or other threat, and the downconverter will extract the specific signal and measure its parameters. In scientific applications, for example in the latest radio telescopes, this approach allows very wide sections of the spectrum to be monitored at one time, in order to acquire weak or hidden signals.
The RFEL Wideband DDC core is highly optimised for size and speed, on a range of Xilinx or Altera FPGA devices. Many customers have already seen the benefits of a proven core that can be rapidly tuned for most efficient use of the available resources, whilst still offering best in class performance. With unique options like fractional re-sampling for arbitrary output bandwidth selection and the ability to implement the design in either logic-rich or DSP-rich FPGA architectures, the RFEL Wideband DDC will meet the needs of a wide variety of applications in the shortest time possible. Furthermore, RFEL is committed to offering a world-class portfolio of DSP IP cores and as such is currently engaged to research DDC designs in the +10Ghz range. Such research programmes are made possible by the high quality architectural design underlying the Wideband DDC core.
"Our world class expertise in DDC design means that we optimise the solution to deliver exactly what is required using the minimum amount of silicon to keep costs down and well below that of a conventional solution," added Simon Underhay, RFEL's Technical Sales Director. "As it draws on our library of IP cores that we have developed and perfected over the years, there is a very low technical risk and customers can be up and running very quickly."
RF Engines Limited (RFEL) is a UK-based electronic systems designer, providing high specification signal processing solutions for FPGAs, as well as supplying digital receiver and complete product solutions for the homeland security, defence, communications and instrumentation markets. Applications include communications base stations, satellite communications systems, test and measurement instrumentation, and bespoke wideband receivers/transceivers.

26 maggio 2010

Grimaldelli per codici, basati su FPGA

La rivista Forbes ha pubblicato un lungo articolo su Pico Computing, una startup che realizza sistemi di supercalcolo basati sulla programmazione di FPGA rivolti a due specifici ambiti applicativi: la criptanalisi e la bioinformatica. Forbes riesce a spiegare molto bene perché un approccio del genere funziona meglio di una risorsa computazionali ad alto rendimento ma basato su processori general purpose. Niente come le FPGA permette di ottimizzare l'implementazione di sofisticati algoritmi di trattamento numerico, come sanno bene gli utilizzatori di software defined radio come Perseus. Una potenza molto mirata ma contenuta in pochi centimetri quadrati di chip, con un forte impatto anche sui consumi elettrici, fortemente ridotti (un plus che non guasta affatto di questi tempi). Pico Computing ripercorre le tracce di Alan Turing con le sue "bombe" di Bletchley Park, offrendo ai servizi informativi civili e militari potentissimi "apriscatole" capaci di analizzare le comunicazioni segrete.

A Compact Code-Breaking Powerhouse

Andy Greenberg, 05.24.10

When Robert Trout wants to illustrate cryptography's particular need for speed, he tells the story of the Enigma encryption engine.
In 1942 mathematician Alan Turing and his colleagues at Bletchley Park, England's code-breaking headquarters, had reverse-engineered the Enigma, a German encoding device, and the Allies started reading Axis battle plans. Suspecting trouble, the Nazis responded by upgrading from a three-gear machine to a four-gear version. Breaking their codes suddenly took 26 times as long--days instead of hours--and the Allies' destroyers could no longer intercept the U-boats torpedoing cargo ships in the Atlantic. Hundreds of vessels were sunk. London starved for months until the codes were finally untangled again--with the help of some of the world's first electronic computers.
The lesson of that war story: Sometimes every second of an arithmetic operation counts. "Cracking ciphers is the kind of interesting task that pushed human ingenuity to invent computers," says Trout, 65. "We believe it's the kind of problem that can push us to develop computing's next step, too."
Pico Computing, the Seattle firm that Trout founded in 2004, sells a desktop-size supercomputer aimed at the modern-day equivalent of Bletchley Park's cipher-geeks: military and government agencies that need to turn scrambled messages into actionable intelligence, along with anyone else performing similar time-sensitive, mathematically monstrous tasks. The 15-person company's secret weapon is a decades-old form of chip that, revamped by Pico and tamed by the right programmers, can be far more efficient and powerful than the fastest processors in HP's and IBM's supercomputers.
Field programmable gate arrays, or FPGAs, are the silicon equivalent of newborn babes--tough to communicate with, but infinitely malleable. Unlike the modern microprocessor, they can't be programmed with easily managed but inefficient languages like C or Java, command sets that are designed to do everything from manipulating Excel spreadsheets to running websites. Instead, they have to be controlled at the most rudimentary level, the electric gates that carry an "on" or "off" signal.
That makes programming them vastly more difficult but also means that they can be designed to do exactly one thing well, instead of doing many things passably. Set FPGAs to perform a specific computing task--particularly one that involves making many computations simultaneously--and they're often a hundred or even a thousand times as fast as the chips built by Intel or AMD, processors that are generically designed to handle any application. "We've stripped out all the fancy stuff that's been added to processors over the last 30 years," says Trout. "We got rid of the stereo system and the seats and turned the family sedan into a race car."
Few have demonstrated the power of that streamlined silicon better than Pico cofounder and resident boy wonder, David Hulton. The 27-year-old began thinking about applying custom chips to cryptography at age 13, when he says he saw that "you could make the algorithms run just as fast as electricity moves through a circuit." At 16 Hulton had tested out of high school and by 18 was running his own cybersecurity consultancy, breaking into clients' networks to show them their security flaws. He realized that cryptography, which requires code breakers to try trillions of different numerical keys before finding one that unlocks a message, would be a perfect application of FPGAs' ability to handle thousands of operations at once.
Hulton joined Trout's previous company, a consultancy called Anzus, in 2004, just before it spun off Pico. The soft-spoken hacker put the small FPGA firm in the spotlight at the ShmooCon security symposium in 2008 when he and fellow researcher Steve Muller revealed a tool for breaking the encryption that protects gsm cell phone signals, including those used by AT&T and T-Mobile. The two showed how $1,500 worth of FPGAs, storage hardware and an antenna could unscramble the calls in an hour, down from days with previous methods.
Not every customer has the know-how or the motivation to coax FPGAs into those cryptographical feats. But the three-letter agencies that buy Pico's code-breaking systems have both, and Pico offers them versions aimed at breaking everything from the Wireless Protected Access protocol used in Wi-Fi signals to the Filevault encryption found on Mac computers. "When you're looking at a message that one al Qaeda operative sent to another, solving the problem in a short amount of time matters," says Trout, who declines to name government clients.
Pico is hardly alone in the FPGA world: companies like SRC, DRC, Nallatech and even supercomputing stalwart Cray sell versions of the devices. But Pico is more focused on crypto applications than most, and it also allows customers to pack together lots of cheap chips rather than a single expensive one. It builds its small, scalable supercomputers with FPGAs sourced from chipmaker Xilinx, mounting them on a board that allows them to work efficiently in parallel. The hardware and software behind that integration are the firm's intellectual property. Its machines cost anywhere from $400 to hundreds of thousands of dollars. Revenues last year were $2.5 million, with $200,000 in profit. Trout says he's negotiating one government contract that by itself would double sales in 2010.
How does Pico prevent its code-breaking creations from falling into the wrong hands? Trout says the company screens its customers and adheres to export restrictions that prevent it from selling products to countries such as North Korea, Syria and Iran. Keeping them away from criminals is tougher. "If some Jack Smith off the street wanted to place an order, it would definitely raise a red flag," he says. "But the truth is that the folks who want this stuff would be ingenious in figuring out how to get it."
A more pressing problem for Pico's growth: whether it can convince anyone other than a handful of well-resourced agencies to shell out for a technology that's far less manageable than the Intel or AMD alternative. While FPGAs are cheaper for their speed than other chips, Trout admits that the cost of hiring developers who can speak their complex language means they wind up costing more.
In a sense Trout is fighting Moore's Law. That maxim, which has held true for the last 40 years, says that chipmaking advances will give processors double the transistors, and thus double the speed, every 18 months. If conventional chips become fast enough, the attraction of using them instead of arcane FPGAs only grows.
There's a technological twist, though. "Moore's Law isn't working anymore," says Alan George, an FPGA-focused professor of computer engineering at the University of Florida. The lithography process that uses light to paint transistors onto silicon is reaching its fundamental size limit. Packing transistors onto chips means they use more power than ever before. Software that speeds up applications by creating shortcuts around their inefficiencies is running out of tricks. "We lived off this gold mine for years," says George. "Now all the gold is gone."
If traditional chip upgrades become scarcer, speed limitations could put FPGAs back in the spotlight. In the meantime Trout wants to expand his firm's supercomputing applications beyond cryptography. Future Pico products will tackle problems such as gene sequencing and financial market analysis. "This is much, much more ambitious than just cracking codes," he says.
Even so, Trout admits that FPGAs may never find mainstream acceptance. "The conventional processor guys may beat us. We're more efficient, but they got there first," he says. As traditional chipmakers run out of tricks for juicing processor speeds, however, Trout may have one advantage that his crypto heroes at Bletchley Park didn't: Time is on his side.


Time and energy to compare about 160 million human and mouse DNA base pairs:

1 typical x86 processor 12.5 years1 (11,000 kilowatt-hours1)
150 typical x86 processors 6 weeks (15,000 kilowatt-hours)
150 FPGAs 1 day (450 kilowatt-hours)

22 settembre 2009

Renon 2009, il paradiso SDR tra i monti altoatesini


Sabato e domenica, 26-27 settembre, l'altopiano di Renon/Costalovara, sopra Bolzano accoglie l'undicesima edizione del convegno radioamatoriale sulle radiocomunicazioni, con particolare attenzione alle tematiche Software Defined Radio. L'organizzazione è dell'I-Link Packet Radio Group dell'Alto Adige, sotto l'amorevole e attento coordinamento di una instancabile Silvia IN3FOT.
Non ho ancora idea se mi sarà possibile partecipare, ma se c'è un convegno europeo da mettere in calendario, ebbene Renon è davvero un'occasione imperdibile, per l'esclusiva combinazione di cervelli e paesaggio. Nella foto di Alberto Di Bene qui in basso vedete Nico Palermo, l'inventore del ricevitore SDR Perseus, che spiega la teoria dei downconverter implementati in FPGA. Era l'edizione dello scorso anno. Trovate l'audio delle lezioni di Nico in questa cartella sul servizio di file sharing Mediafire. Per info sulla riunione: segretaria (at) i-link (dot) it.


04 giugno 2009

EONIC e Rf Engines per l'SDR nella SIGint

EONIC, azienda olandese specializzata in soluzione di analisi del segnale per applicazioni di SIGint e COMint (signal and communication intelligence) di classe professionale e militare, ha affidato a RF Engines, società specializzata britannica, lo sviluppo di avanzati downconverter digitali da utilizzare nelle sue piattaforme SDR a larga banda. Downcoverter, leggo nel comunicato che mi è arrivato stamane, che deve essere implementato in una FPGA Altera. Le FPGA sono componenti di logica cablata che sono protagonisti di molti progetti di ricevitori SDR di classe radioamatoriale, fa piacere ritrovare nel contesto professionale e militare di EONIC molte delle considerazioni fatte a proposito di quei progetti.
RF Engines wins new contract with EONIC of the Netherlands
“Novel wideband downconverter for signal analysis”

Newport, Isle of Wight, UK – 4 June 2009 -- RF Engines Limited, the specialists in high performance signal processing design work, have been contracted by EONIC of Delft in the Netherlands for the development of a novel digital downconverter to be used in one of their latest signal processing platforms.
The high-speed design will enable the real-time extraction of large sections of spectrum from a wideband signal for subsequent analysis. The EONIC specification requires particularly demanding channel passband, stopband, ripple and SFDR (Spurious Free Dynamic Range) performance, as well as requiring a complex range of parallelisms (levels of de-multiplexing) to enable the multiple outputs to precisely match the required data rates.
The RFEL core is to be implemented in a single Altera Stratix III FPGA and then incorporated into EONIC’s bespoke hardware. It will accept data from a Maxim MAX109 analogue to digital converter running at speeds of up to 2.2 Giga samples per second.
The design will incorporate the required functions including mixers, half-band-filters and down-samplers, in a unique flexible architecture that will provide all of the required functionality for both baseband and IF input signals. The high flexibility and decimation data rate of the specification make the implementation and the routing/placing constraints particularly demanding and require the design of a novel parallel down-sampler that is specifically tailored to the Stratix III silicon architecture. The outputs of the core will also be selectable from various nodes within the core to enable the full range of required decimation rates to be achieved.
Laurens Bierens, EONIC’s co-founder and CTO, commented: “EONIC are recognised as one of the world’s leading companies in this specialist area of signal analysis and recording and are keen to partner with companies who are able to understand the requirement and deliver quality products and designs on time. We’ve worked with RF Engines for a number of years and so can always depend on them delivering the goods, particularly so where the design is as complex as this.”
Simon Underhay, RFEL’s Sales Director, commented: “We’re pleased to be working with EONIC again and to use our skills, both in hardware and in FPGA embedded firmware, to supply them with what is a very clever and operationally efficient design.”

EONIC
EONIC is a global supplier of best-of-class signal acquisition systems for intelligence, surveillance and reconnaissance applications. EONIC is one of the world's leading providers of technologically advanced signal collection and analysis systems in the EW industry. The company supplies a complete line of SIGINT, ELINT, FISINT,COMINT and Data Acquisition Systems which are used to intercept, identify, locate and analyze radar, milcom and satcom signals for a variety of military needs, including intelligence, reconnaissance, surveillance, precision targeting, situational awareness and threat warning.


RF Engines Ltd
RF Engines Limited is a UK-based electronic systems designer, providing high specification signal processing solutions for FPGAs, as well as supplying digital receiver and complete product solutions for the homeland security, defence, communications and instrumentation markets. Applications include communications base stations, satellite communications systems, test and measurement instrumentation, and bespoke wideband receivers/transceivers.

16 dicembre 2008

Ricevitori SDR, verso la "scomparsa" del PC?

C'è una stimolante discussione in corso in questi giorni sulla lista SDR_Italia a proposito della "questione PC" nelle applicazioni SDR. Per riassumere in breve il senso di questa discussione ricordo che i progressi fatti in questi ultimi 18 mesi dai front end software defined radio hanno scatenato il dibattito sulle possibili alternative all'attuale approccio basato sull'accoppiamento SDR (inteso come front end di preselezione e sottoconversione dei segnali RF) + personal computer (utilizzato ovviamente per la parte di demodulazione ed estrazione della banda base dall'onda portante). Molti hobbysti, abituati all'immediatezza della sintonia con apparecchi radio convenzionali, soffrono acutamente la scomparsa della "manopola" in favore della ricezione point and click tipica delle interfacce visuali per la SDR. E si stanno chiedendo se un giorno esisterà una radio definita via software che non abbia bisogno del pc, o che sappia nasconderlo molto bene.
C'è chi su SDR_Italia suggerisce la possibilità di sfruttare meglio ancora la logica cablata delle FPGA delle SDR a conversione diretta come Perseus, integrandovi anche le funzioni di demodulazione e affidando gli aspetti gestionali (impostazione della frequenza, personalizzazione dei filtri, interfaccia utente) a semplici microcontrollori. C'è invece chi propone di mantenere più o meno lo stesso approccio di adesso, sostituendo il pc vero e proprio con delle alternative che a loro volta possono essere dei sistemi completamente embedded, con processori specializzati e algoritmi e interfacce implementati in Linux, oppure delle schede Windows compatibili ma a basso costo e dimensioni ridotte, sfruttando magari la disponibilità di piattaforme hardware come Intel Atom.
Le varie alternative hanno tutte le loro buone motivazioni e i loro svantaggi (in termini di costi, potenza di calcolo in virgola mobile ridotta, maggiore complessità implementative), ma gli esperimenti si moltiplicano e secondo me non ci vorrà molto per vedere delle radio SDR che possono fare a meno della connessione USB al personal computer e magari saranno in grado di utilizzare programmi di demodulazione avanzati come Winrad o Perseus, eventualmente su piccoli schermi dedicati.
Ecco intanto qualcuna delle idee che i guru italiani del settore (Nico Palermo, Alberto Di Bene, Andrea Montefusco, Beppe Campana e molti altri stanno prendendo in esame):

Nella foto (di Alberto Di Bene), l'esperimento che l'autore di Winrad ha effettuato con una Beagleboard (Atom) su cui ha fatto girare una versione Linux di Firefox.

06 ottobre 2008

Logica cablata, non programmata!

[Questo post nasce da una serie di precisazioni formulate dall'amico Gianfranco a margine del mio precedente post dedicato, tra l'altro, alla lezione sulle FPGA tenuta da Nico Palermo al decimo convegno sulla radio digitale di Renon, il 4 e 5 ottobre 2008. Gianfranco ha rilevato alcune imprecisioni di natura terminologica che questo nuovo intervento cerca di risolvere. Sentitevi liberi di scrivermi o di commentare direttamente per segnalare eventuali nuove imprecisioni.]
Ho ricevuto dall'amico Gianfranco una serie di precisazioni terminologiche che mi sento in dovere di riportare perché in queste cose la terminologia è tutto e io mi rendo conto di averla utilizzata un po' a vanvera in un mio post recente. Spero questa volta di riuscire a interpretare bene le osservazioni di Gianfranco, che giustamente rileva come la "logica programmata" è quella dei processori che programmiamo attraverso un linguaggio. Un processore è un circuito logico molto complesso che il programmatore governa attraverso un set di istruzioni di livello molto evoluto. A livelli molto inferiori troviamo sì delle funzioni implementate con "porte logiche" , ma per certi versi quando programmiamo non ce ne accorgiamo neppure, o comunque non dobbiamo pensarci troppo, avendo come strumenti di base delle istruzioni predefinite. Quando si ha a che fare con un componente come le FPGA, si finisce invece per lavorare direttamente con dei circuiti elettrici, le porte logiche; anzi con una lavagna vergine di celle tutte uguali che permettono di implementare le operazioni dell'aritmentica binaria. La lavagna ci dà in più la possibilità di effettuare delle connessioni tra queste celle. Quando "programmiamo" una FPGA in realtà programmiamo le connessioni (dentro le FPGA moderne in realtà ci sono anche altre cose che ci aiutano a ottimizzare il numero di porte impegnate e a facilitare operazioni binarie di un certo tipo). L'alternativa alla FPGA, la cui logica, dice giustamente Gianfranco, è "cablata" *non* "programmata" (la logica programmata è quella del firmware eseguito da un microcontrollore) è un circuito specializzato che dobbiamo progettare ex novo con le porte logiche che vogliamo.
Perché ce bisogno di questa logica dedicata? Perché ci sono operazioni di trattamento numerico del segnale che i processori o i controllori programmabili - con il loro set di istruzioni predeterminato - non potrebbero eseguire o che riuscirebbero a eseguire in tempi troppo lunghi. Da cui la necessità di mettere insieme, con l'elettronica, dei circuiti molto mirati e ottimizzati, con dentro solo le operazioni necessarie. In un certo senso è come se dovessimo implementare i nostri algoritmi con un set di istruzioni che dobbiamo definire noi, non il chi ha progettato il microprocessore. E qui cominciano i problemi, perché se dovessimo implementare le stesse operazioni con dei singoli circuiti integrati non la finiremmo più e occuperemmo un mare di spazio; e se dovessimo progettare un unico circuito integrato complesso e specializzato ("application specific") ci costerebbe troppo: la FPGA è una straordinaria scorciatoia perché la sua matrice di porte ("gate array") vergine può diventare - attraverso un tipo di "programmazione" basato su linguaggi dichiarativi molto particolari - un circuito di porte logiche capace di eseguire esattamente le operazioni che vogliamo eseguire e solo quelle (la bravura di chi "programma" la logica cablata sta nell'ottimizzare l'uso delle celle, cioè nel realizzare con dieci o cento celle ciò che una programmazione meno intelligente realizzerebbe con mille o diecimila celle. Se poi riuscissi a individuare un potenziale di mercato sufficiente potrei anche tentare di investire un sacco di soldi per passare dalla FPGA a un integrato specifico, ma questo a livello amatoriale non può succedere così facilmente.
La distinzione tra hardware e software, come vedete, diventa molto sottile. Una software defined radio è "software" perché la demodulazione, l'estrazione delle informazioni di un segnale viene eseguita dal microprocessore del computer. Ma la FPGA che effettua la downconversion del segnale analogico acquisito numericamente, è a tutti gli effetti un circuito elettrico, un hardware molto specializzato che opera in regime non lineare (a differenza di un transistor che amplifica un segnale analogico) ed esegue operazioni in aritmetica binaria. E' vero che per programmare la FPGA, per trasformare la lavagna vergine della FPGA in una serie di operazioni svolte su operandi binari, vengono utilizzati dei linguaggi ma una volta "cablata" la nostra logica, il lavoro di fatto viene svolto da circuiti elettrici, non da un computer che esegue un programma. L'algoritmo è fisicamente rappresentato dai circuiti. Sono questioni di natura anche epistemologica che rendono ancora più affascinanti certi discorsi. Chiunque voglia contribuire, anche correggendo questa mia correzione, è caldamente invitato a farlo.

19 giugno 2008

RFEL: fornitura di core SDR su FPGA

Un interessante comunicato stampa che mi arriva dall'Inghilterra parla di un nuovo contratto per la fornitura di avanzati algoritmi implementati su FPGA Altera e appositamente destinati alla creazione di ricevitori digitali per uso militare e aerospaziale. Il fornitore è una startup specializzata in core avanzati di digital signal processing per logica programmabile, RF Engines (RFEL). Il committente è una azienda del gruppo Thales, una delle maggiori realtà industriali britanniche nel ramo delle forniture aerospazioni e per la difesa.

RF Engines sign further contract with Thales UK
Specialised FPGA design for advanced digital receiver

Issued June 18, 2008

RF Engines (RFEL), the specialists in digital signal processing for FPGA, have been awarded a further contract by Thales’ Land & Joint Systems Division for the rapid supply of a complex FFT-based design on a single Altera Cyclone II FPGA. The design is a key requirement for a new digital receiver design.
The contract is for a complete chip design comprising a bespoke 32,768-point FFT and associated functions and controls, including implementation of specialist algorithms, some proprietary Altera IP, conversion to floating-point magnitude format, and the serialisation of the buffered output data.
Reuse of some of RFEL’s existing IP will also enable the design to be highly optimised, as well as meeting a demanding development timescale.
The extensive experience that RFEL has in this area of signal processing, coupled with the use of existing IP cores for FPGA, means that RFEL offered Thales a very cost effective and low risk route to achieving a critical processing element in the system.
The Thales overall system design approach will allow for the future upgrading of the system to accommodate developments in analogue to digital converter and other device enhancements, and so the RFEL design has also been structured in such a way as to accommodate these overall system changes.
Thales said, “The key part of the design was being able to pack as many functions into as small an FPGA as possible. RFEL’s design is extremely compact and efficient and provides a relatively low-risk solution to alternative design approaches that we have considered.”
“We’re obviously very pleased to be working on another important project with the Thales team at Crawley and continuing a relationship that has existed for a number of years,” said John Summers, RF Engines’ CEO. “It does help to have good working relationships across all levels of the businesses, and, as always, a very clear set of requirements from the Thales team.”

About
Thales UK and Thales
Thales UK is a major electronics and systems group serving defence, aerospace, security and services markets. Thales employs 9,000 staff in the UK, based at more than 50 locations. In 2006 Thales UK's revenues were over £1 bn.
Thales UK will be building on its experience with CVF, Watchkeeper, FIST and Self-Propelled HVM, as well as the FRES Technology Demonstrator work on Electronic Architectures and Integrated Survivability.
Thales Group is a leading international electronics and systems group, serving defence, aerospace and security markets worldwide, supported by a comprehensive services offering. The group's civil and military businesses develop in parallel to serve a single objective: the security of people, property and nations.
Leveraging a global network of high-level engineers, Thales offers a capability unmatched around the world to develop and deploy mission critical systems. Thales employs 60,000 people in 50 countries and generated revenues of £7 bn in 2006, with a record order book of over £14 bn.

RF Engines Ltd
RF Engines Limited (RFEL) is a UK-based electronic systems designer, providing high specification signal processing solutions for FPGAs, as well as receiver and complete product solutions for the homeland security, defence, communications and instrumentation markets. Applications include communications base stations, satellite communications systems, test and measurement instrumentation, and bespoke wideband receivers/transceivers.

04 maggio 2007

Risorse SDR, si fa strada l'idea FPGA

Sulla lista di discussione del progetto HPSDR è circolato l'utile elenco di articoli sulla tematica SDR curati da Phil Harman VK6APH e Steve Ireland VK6VZ e pubblicati sulla rivista RadCom, organo ufficiale dell'associazione dei radioamatori britannici. Alcuni di questi articoli sono stati acclusi alla documentazione digitale del convegno SDR di Modena (motivo in più per ordinare all'ARI di Modena il formidabile CD che li contiene). Gli arretrati di RadCom possono essere richiesti sul sito della Radio Society of Great Britain, dove è in un funzione un ottimo e-shop. Il CD con l'intera annata di RadCom 2006 costa 20 sterline (un numero cartaceo, 4 sterline):
  • "An introduction to Software Defined Radio (part 1)" - April 2006
  • "An Introduction to Software Defined Radio (part 2)" - May 2006
  • "Going Digital (round-up of available SDR hardware and software)" - July 2006
  • "Performance is everything (a look at the HPSDR project)" - September 2006
  • "Novel Approach - G3PLX approach to SDR" - October 2006
  • "Aiming high - uWSDR (VHF/UHF) SDR Project" - November 2006
  • "Watch your Is and Qs (Why I and Q signals are necessary in SDR)" - January 2007
  • "Going from A to D (the rise of the FPGA)" - March 2007
Intervenendo sulla questione Rob Frohne KL7NA racconta di essere stato autorizzato dalla ARRL, la lega dei radioamatori americani, a pubblicare sul proprio sito Web un articolo su un software di demodulazione e filtraggio DSP basato originariamente su una evaluation board DSP di Motorola. In seguito si è fatta strada l'ipotesi di sostituire l'approccio DSP, con processore DSP specializzato ma general purpose e relativo software in ROM, con quello basato sulla logica programmabile (FPGA): in pratica tutto diventa embedded, logica di esecuzione e istruzioni, ottenendo un ibrido hardware e software molto ottimizzato e veloce. Un approccio da tenere sempre più sott'occhio perché molti hanno pensato o stanno pensando di adottarlo vuoi per ottimizzare i front end SDR, vuoi per realizzare dispositivi radio software-based che non richiedano l'uso di ingombrante hardware tipo PC. Il progetto descritto da Rob si riferisce a una integrazione DSP del progetto di ricevitore a conversione diretta (near-zero IF) sviluppato una quindicina d'anni fa da Rick Campbell KK7B, meglio noto come R2; progetto descritto in un articolo liberamente disponibile sul sito della ARRL. Per capire come Rob ha aggiunto la parte di filtraggio digitale a questo front end, basta consultare il sito a questo indirizzo. Alcuni kit con la componentistica necessaria per realizzare un progetto R2 si trovano sul catalogo online di Kanga US: l'indirizzo Web di questo fornitore è cambiato rispetto a quello fornito da Frohne, quello nuovo è questo. Sempre sul sito Kanga si può consultare una lista di risorse centrate sul progetto R2, con schemi vari e approfondimenti. Anche K0JD John Seboldt, parla diffusamente di questo dispositivo. A virare verso l'approccio FPGA è per esempio KC2MFS, Arthur J. Lekstutis, che descrive qui un dettagliato progetto che utilizza un modulo FPGA Altera Cyclone.